Semiconductor device and wafer burn-in method



PROBLEM TO BE SOLVED: To provide a semiconductor device and a wafer burn-in method, wherein wafer burn-in test having reliability can be executed with alignment precision to some degree, in the case that the number of terminals which make contact in batch in the state of wafer is increased, and the cost for test is low. SOLUTION: Referring a fig. 1 (b), a plurality of normal electrodes 11 are aligned on the peripheral part in a region of a chip CHIP. Electrodes 12, which are used exclusively for applying electrical stress, are connected with the respective electrodes which are used for burn-in test out of the electrodes 11 by using rewirings 13 and led out to a central region side of the chip. The electrodes 12 are constituted of bump electrodes higher than the normal electrodes 11 arranged in the peripheral part in the region of the chip CHIP. Facing contact with circuit base substance for burn-in test is performed by the electrodes 12, necessarily earlier than the other electrodes 11.
(57)【要約】 【課題】ウェハ状態で一括して接触する端子数が多くな っても、ある程度の位置合わせ精度で信頼性のあるウェ ハバーンイン試験が実施でき、安価なテストコストで済 む半導体装置及びウェハバーンイン方法を提供する。 【解決手段】図1(b)を参照すると、通常の複数の電 極11は、チップCHIPの領域内周囲に配設されてい る。電気的ストレス印加専用電極12は、電極11のう ちバーンイン試験に利用される各電極に再配線13を用 いて結線され、チップの中央領域側に導出されている。 この電気的ストレス印加専用電極12は、チップCHI Pの領域内周囲に設けられた通常の電極11より高さの あるバンプ電極で構成されている。バーンイン試験用の 回路基材との対向接触は、電気的ストレス印加専用電極 12の方が必然的に他の電極11より先になる。




Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)


Cited By (1)

    Publication numberPublication dateAssigneeTitle
    CN-103219256-AJuly 24, 2013艾特麦司股份有限公司发光二极体磊晶片的对应磊晶载盘位置量测分布图像的呈现方法