トップゲート型薄膜トランジスタの製造方法

Method for manufacturing top gate thin-film transistor

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a top gate thin-film transistor where the reliability of a gate electrode can be improved, and low resistivity, reduction of leakage current, high throughput in a manufacturing process and reduction of cost can be realized. SOLUTION: After a substrate insulating film 2 is deposited on an insulating substrate 1, a silicon thin film is deposited, and a polysilicon thin film 3 is formed by using a laser annealing method. The polysilicon thin film 3 is made an island, and a gate insulating film 4 is deposited. After a microcrystal silicon thin film 5 is deposited as a lower layer gate electrode, a metal thin film 6 is deposited continuously as an upper layer gate electrode. When a two-layer gate electrode is formed by patterning the films, a side etching part is formed only on the upper layer metal thin film 6. After that, impurities are selectively injected in the polysilicon thin film 3 via the gate insulating film 4 by using an ion-doping method or the like, and a source/drain region 7 and an LDD region 8 are formed at the same time. COPYRIGHT: (C)2002,JPO
(57)【要約】 【課題】 ゲート電極の信頼性を向上させることができ ると共に低抵抗化及びリーク電流の低減が可能であり、 製造工程の高スループット化及び低コスト化が可能なト ップゲート型薄膜トランジスタの製造方法を提供する。 【解決手段】 絶縁基板1上に下地絶縁膜2を堆積した 後、シリコン薄膜を堆積し、レーザアニール法によりポ リシリコン薄膜3を形成する。ポリシリコン薄膜3をア イランド化して、ゲート絶縁膜4を堆積する。次に、下 層ゲート電極としてマイクロクリスタルシリコン薄膜5 を堆積した後、上層ゲート電極として金属薄膜6を続け て堆積する。これらをパターニングして2層ゲート電極 を形成するとき、上層金属薄膜6のみサイドエッチング 部を形成する。その後、イオンドーピング法等によりゲ ート絶縁膜4を介して、ポリシリコン薄膜3に選択的に 不純物を導入すると、ソース・ドレイン領域7とLDD 領域8が同時に形成される。

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    US-7633571-B2December 15, 2009Nec CorporationThin-film transistor with semiconductor layer and off-leak current characteristics